DAC 6.0組裝注意事項  ( 12 . 29 . 2003 )           文 .  阿仁

這個DAC 6.0是我好幾年前設計的 , 當初只洗了幾片樣品大多分送給網友 . 我自己手上一片也沒

有剩 , 目前這片板子是好友侯征宏做的 , 因為組裝過程中發生雜音的問題 , 所以請小弟找一下原

因 ,經過示波器尋找後終於發現問題點 . 由於日前有網友向我借了底片加洗了一些PCB , 如果你

有拿到這片PCB , 麻煩你要組裝之前請先看一下這篇文章 , 希望這篇文章能幫你順利裝好機 . 

下面的圖是已經裝好全部零件的樣子 , 請注意圖的右上角有一個IC腳座但沒有插上IC .

這個位置是U8原本是插 74AC74 D型正反器 , 根據原始的設計這個D型正反器主要的目的是將

送往PCM63的 LE ( Data Latch Enable ) 的信號 , 與主時脈 ( 12.288MHz ) 進行再同步 . 最早我用

這個電路是用感光板做的 , 而且用了很久沒出現過雜音 , 這點侯兄應該很清處因為他聽了快一

年 . 後來侯兄改做這片PCB便出了問題 , 基本上電路沒有作過修改 , 零件大致來說只有OSC的

部份不一樣 . 當初所使用的OSC是EPSON的跟Digikey-key買的 , 而現在PCB上用的是在中華路

買的 . 這個電路所用到的兩個OSC分別是16MHz與12.288MHZ . 16MHz的OSC主要是提供給

AD1890作為Master Clock , 而另外一個12.288MHz則是透過74AC163同步除法器 , 將頻率除成

AD1890所需要的 64fs ( 3.072MHz )與 fs ( 48KHz ) . 這些時脈在經過一連串的處理之後就會產

生時間差 , 所以原設計為了使時脈能夠相互match , 便加了一個74AC74 D型正反器來進行再同

步的動作 . 以侯兄的這片板子為例 , 當插上74AC74與沒插上74AC74以示波器觀之 , 其差異點

為插上74AC74後會發現整個資料 data 向左 Shift 一個 Bit , 也就是說 LE 的信號 Delay 了一個

data , 與 PCM63的 datasheet 比較後發現可能由於 Shift 的關係導致 data , clock 與 LE 之間產生

時間差而導致輸出雜音 .  

下圖是修改方式 , 請將 74AC74 的第 9 腳與第 12 腳短路 , 也就是Bypass過去 .  

其實我也想過一個問題 , 為什麼當初用感光板的試作機沒有問題 , 當用工廠洗的PCB卻會有問

題 ? 其實我猜應該是 OSC 這個部份出問題 . 如果 OSC 的誤差稍微大一點 , 再經過同步除法器

除頻過後 , 誤差可能會相對更大一點 . 我不能確定在中華路買的 OSC 是誤差多少PPM , 但在

Digi-key 買的 EPSON 是誤差 100PPM . 希望以上的解說能幫助各位在裝機時更加順利 , 下面還

有幾張圖提供給大家作裝機參考 .

如果在組裝上有任何疑問請來信討論 .